## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-112158

(43) Date of publication of application: 22.04.1994

(51)Int.CI.

H01L 21/28 H01L 21/336 H01L 29/784

(21)Application number: 04-256938

(71)Applicant: TOSHIBA CORP

(22)Date of filing:


25.09.1992

(72)Inventor: NISHIYAMA AKIRA

## (54) MANUFACTURE OF SEMICONDUCTOR DEVICE

### (57)Abstract:

PURPOSE: To facilitate transfer of a metal silicide phase in a subsequent thermal treatment process by implanting ions in one of processes before the thermal treatment in a metal silicide layer formation process including a metal layer formation process, a reaction process, a metal removal process and the metal treatment process. CONSTITUTION: Annealing is performed in nitrogen gas to form an n+ diffusion layer 12. Then argon ion implantation is performed into an entire face, thereby forming an Ar implantation layer 15 on surfaces of the n+ diffusion layer 12 and a gate electrode 13. Then a titanium film 16 is deposited on an entire surface. Then by annealing in N2 gas, a layer 17 of metastable metal silicide phase TiSi is formed between an upper face of the n+ diffusion layer 12 and the gate electrode and a lower face of the Ti film 16. Then by annealing, phase transfer is caused in a TiSi2 layer 17 to form a TiSi2 layer 19. Then a layer insulating layer 20, an Al wiring layer 21 and a passivation film 22 are formed.



### **LEGAL STATUS**

Date of request for examination

01.07.1999

[Date of sending the examiner's decision of

09.03.2001

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or

[Number of appeal against examiner's decision

application converted registration]

[Date of final disposal for application]

[Patent number] 3234002

21.09.2001 Date of registration

of rejection]

2001-05448

09.04.2001

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

#### (11)特許出願公開番号

## 特開平6-112158

(43)公開日 平成6年(1994)4月22日

(51) Int.Cl.5

識別記号 庁内整理番号 FΙ

技術表示箇所

H01L 21/28

301 T 9055-4M

21/336

29/784

7377 - 4M

H01L 29/78

301 P

審査請求 未請求 請求項の数4(全 8 頁)

(21)出願番号

特願平4-256938

(71)出願人 000003078

株式会社東芝

(22)出願日

平成4年(1992)9月25日

神奈川県川崎市幸区堀川町72番地

(72)発明者 西 山 彰

神奈川県川崎市幸区小向東芝町1 株式会

社東芝総合研究所内


(74)代理人 弁理士 佐藤 一雄 (外3名)

#### (54) 【発明の名称】 半導体装置の製造方法

### (57)【要約】

【目的】 微細化されたSi系半導体領域に低抵抗の金 属シリサイドを形成することができる、半導体装置の製 造方法を提供する。

【構成】 金属シリサイド層形成工程として、Arをイ オン注入することによってn+拡散層12およびゲート 電極13の表面にAr注入層15を形成する工程と、全 面にチタン膜16を形成する工程と、n+拡散層12お よびゲート電極13とチタン膜16との界面にアニール により準安定な金属シリサイド相であるTiSi2 (C 49) 膜17を形成する工程と、TiSi2 (C49) 膜1 7とならなかった部分からなる混合層18を選択的に除 去する工程と、アニールによりTiSi2 (C49) 膜1 7に相転移を生じさせてTiSi2 (C54) 膜19を形 成する工程とを含む。



1

#### 【特許請求の範囲】

【請求項1】シリコン系半導体領域上に金属シリサイド 層を形成する金属シリサイド層形成工程を含む半導体装 置の製造方法であって、

この金属シリサイド層形成工程が、

前記シリコン系半導体領域の全面に金属層を形成する金

前記シリコン系半導体領域と前記金属層とを反応させる ことにより準安定な相の金属シリサイド層を形成する反 応工程と、

前記金属層のうち、前記反応工程で前記金属シリサイド 層とならなかった部分を除去する金属除去工程と、

金属除去後の前記金属シリサイド層に熱処理を施して相 転移を起こさせる熱処理工程と、

前記金属層形成工程の前、または、この金属層形成工程 の後で前記熱処理工程の前に行われる、イオン注入工程

を含むことを特徴とする半導体装置の製造方法。

【請求項2】前記金属シリサイド形成工程が、MISト ランジスタのソース領域上、ドレイン領域上およびゲー 20 ト電極上の全面または一部の面に金属シリサイドを形成 するための工程であることを特徴とする請求項1記載の 半導体装置の製造方法。

【請求項3】前記イオン注入工程において注入されるイ オンが、ヘリウムイオン、キセノンイオン、クリプトン イオン、ネオンイオン、ラドンイオン、窒素イオン、酸 素イオン、炭素イオン、シリコンイオンのいずれかであ ることを特徴とする請求項1または2記載の半導体装置 の製造方法。

ドーズ量が1×10<sup>14</sup> cm<sup>-2</sup>以下であることを特徴とす る請求項1~3のいずれか記載の半導体装置の製造方

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法 に関し、より詳細には、シリコン系半導体領域上に金属 シリサイドを選択的に形成する工程を含む半導体装置の 製造方法に関するものである。

[0002]

【従来の技術】従来のこの種の半導体装置の製造方法に ついて、相補型MIS(Metal Insulator Semiconducto r) トランジスタの場合を例にとって説明する。

【0003】近年、シリコン(Si)を用いたMISト ランジスタ集積回路の微細化、高集積化が進んでいる。 ここで、集積回路の微細化が進むと、その分ソース/ド レイン拡散層と金属配線とのコンタクト孔も小さくな り、このためコンタクト抵抗が増大する。また、ソース **/ドレイン拡散層が浅くなるので、これらの拡散層のシ** ート抵抗も増大する。そして、これらのコンタクト抵抗 50 の増大やシート抵抗の増大は、MISトランジスタの電 流駆動力を減少させ、半導体装置の動作スピードを劣化 させる原因となる。

【0004】また、集積回路の微細化によって、ゲート 電極のゲート長も小さくなる。これにより、ゲート電極 の抵抗が増大するので、ゲート電極の充電時間が長くな ってしまう。このことも、半導体装置の動作スピードを 劣化させる原因となる。

【0005】このような、ソース/ドレイン拡散層やゲ 10 一ト電極の抵抗の増大による動作スピードの劣化は、一 般に、ソース、ドレイン、ゲートの各電極が10μmよ りも小さくなると無視できないものとなる。

【0006】これに対して、上述のごとき抵抗の低下を 図るために、サリサイド工程(自己整合によってシリサ イドを形成する工程)によって、かかるソース/ドレイ ン拡散層上およびゲート電極上に金属シリサイドを形成 した半導体装置が知られている。

【0007】かかる金属シリサイドは、以下のようにし て、形成する。

【0008】①まず、シリコン基板60に素子分離用酸 化膜61、ソース拡散層62a、ドレイン拡散層62 b、ゲート酸化膜64およびゲート電極63を形成した 後、このシリコン基板上の全面に金属(ここではチタン (Ti) とする) 65を堆積させる(図6(a)参 照)。

【0009】②その後、750℃でアニールを行うこと により、Ti膜65とソース拡散層62a、ドレイン拡 散層62bおよびゲート電極63とをそれぞれ反応させ る。これにより、比較的高抵抗のチタンシリサイド層で 【請求項4】前記イオン注入工程における前記イオンの 30 あるTiSi2 (C49) 層 6 6 が形成される(同図 (b) 参照)。

> 【0010】③TiSi2 (C49) 66にならなかった Tiを、過酸化水素水 (H2 O2) を含む溶液中で除去 する(同図(c)参照)。

> 【0011】 ④さらに600℃でアニールを行うことに よりTiSi2 (C49) 層66の全域に相転移を生じさ せ、低抵抗のチタンシリサイド層であるTISI2(C 54) 層67を得る(同図(d)参照)。

【0012】このようにしてソース/ドレイン拡散層上 40 およびゲート電極上にTiSi2 (C49) 層67を形成 することにより、これらの各部における抵抗を低減さ せ、半導体装置の動作スピードを向上させることができ

[0013]

【発明が解決しようとする課題】上述のようなシリサイ ド形成工程によれば、ソース、ドレイン、ゲートの各電 極が所定サイズ (例えば1μm) より大きい場合には良 好な金属シリサイド層を形成することができ、これらの 各部の抵抗を低減させる上で有効である。

【0014】しかしながら、半導体集積回路の微細化が

.3

さらに進み、これらの各電極のサイズが上述の所定サイ ズよりも小さくなるような場合には、上述のごとき従来 の工程で金属シリサイドを形成しても、ソース/ドレイ ン拡散層やゲート電極の抵抗を低減させることはできな かった。

【0015】これは、ソース/ドレイン拡散層上やゲー ト電極上にシリサイド層が形成され難くなるというよう な理由によるものではなく、電極等が細くなることによ って相転移が起こり難くなるためであると考えられてい る(参考文献; J.B,Losky etal, IEEE Transaction on E 10 が損なわれたりしてしまい、かえって電極抵抗が増大し lectron Devices, Vol38 No2 pp262-269)。すなわち、 上述のようにTiSi2 (C49) はTiSi2 (C54) よりも抵抗が高いので、シリサイドの相転移が起こりに くくなってソース/ドレイン拡散層およびゲート電極上 のTiSi2 (C49) 層67内にTiSi2 (C49) が 残留すると、これらの各部の抵抗を十分に低減させるこ とはできなくなるのである。

【0016】また、電極等が細くなる程相転移が起こり にくくなる原因は定かではないが、シリサイドがチタン ている(同参考文献参照)。

【0017】MISトランジスタの構成の一部を図7の 斜視図に示す。同図において、(a)はゲート電極71 の幅が広い場合を示し、(b) はゲート電極71の幅が 狭い場合を示している。

【0018】TiSiz (C49) 層66からTiSiz (C54) 層67への相転移は、最初から全体的にむら無 く起こるのではないと考えられている。すなわち、理由 は定かではないが、アニールを開始すると、まず、Ti 散点状のTiSi2 (C54) 領域68が発生すると考え られる(以下、この点状のTiSi2 (C54) 領域 6 8 を「核」と称することとする)。そして、同図(a)に 矢印および点線で示したように、この「核」がTiSi 2 (C49) 層66中で徐々に広がり、最後にはすべての チタンシリサイドが相転移を起こしてTiSiz (C5 4) 層67になるのである。

【0019】ここで、この「核」の密度は、ゲート電極 63の幅の広狭によっては変化しないと考えられる。し の幅が狭い場合には、TiSi2 (C49) 層66内の 「核」の数は少なくなるのである。

【0020】以上の仮説からすれば、電極等を細くした 場合に、この電極上の金属シリサイド(上述の例ではチ タンシリサイド) が完全に相転移を起こすようにするた めには、「核」が発生する密度を高くすることが有効で あると考えられる。すなわち、電極等を細くした分だけ 「核」の発生密度を高して、金属シリサイド内の「核」 の数を減少させないことにより、金属シリサイドの相転 移が生じにくくなることを防止できるものと思われる。

【0021】一方、金属シリサイドの相転移が起こり難 い場合の解決策としては、アニール温度を高くしたりア ニール時間を長くしたりすることによって、相転移を促 進させることも考えられる。

【0022】しかし、アニール温度を高くしたりアニー ル時間を長くしたりすると、図8に示したように、シリ コン基板内の不純物の再拡散が生じやすくなって歩留り の悪化を招いたり、金属シリサイド層67の形状が変化 し易くなって当該金属シリサイド層67の厚さの均一性 てしまう場合がある。

【0023】本発明は、このような従来技術の欠点に鑑 みてなされたものであり、微細化されたSI系半導体領 域上に低抵抗の金属シリサイドを形成することができ る、半導体装置の製造方法を提供することを目的とす

[0024]

【課題を解決するための手段】本発明に係わる半導体装 置の製造方法は、シリコン系半導体領域上に金属シリサ シリサイドである場合には、以下のような仮説が知られ 20 イド層を形成する金属シリサイド層形成工程を含む半導 体装置の製造方法であって、この金属シリサイド層形成 工程が、前記シリコン系半導体領域の全面に金属層を形 成する金属層形成工程と、前記シリコン系半導体領域と 前記金属層とを反応させることにより準安定な相の金属 シリサイド層を形成する反応工程と、前記金属層のう ち、前記反応工程で前記金属シリサイド層とならなかっ た部分を除去する金属除去工程と、金属除去後の前記金 属シリサイド層に熱処理を施して相転移を起こさせる熱 処理工程と、前記金属層形成工程の前、または、この金 S 12 (C49) 層 6 6 中に、図 7 (a) に示したような 30 属層形成工程の後で前記熱処理工程の前に行われる、イ オン注入工程と、を含むことを特徴とする。

[0025]

【作用】金属層形成工程、反応工程、金属除去工程およ び熱処理工程を含む金属シリサイド層形成工程におい て、熱処理工程の前のいずれかの段階でイオン注入を行 うことにより、その後に行う熱処理工程における金属シ リサイドの相転移を促進させる。

【0026】また、注入するイオンとしてシリコンのド ーパントとならない原子のイオンを用いることにより、 たがって、同図(b)に示したように、ゲート電極63 40 シリコン系半導体領域の導電性等に影響を与えることを 防止する。

[0027]

【実施例】以下、本発明の実施例について、図面を用い て説明する。

【0028】(実施例1)本発明に係わる半導体装置の 製造方法の第1の実施例について、図1~図3を用いて 説明する。本実施例では、本発明に係わる半導体装置の 製造方法を用いてMOS(Metal Oxide Semiconductor) トランジスタを製造する場合を例に採って説明する。

【0029】まず、本実施例に係わるMOSトランジス 50

5

タの構成について、図1を用いて説明する。

【0030】同図に示したように、面方向が例えば(1 00)のp型Si基板10の表面の、素子分離用酸化膜 11で挟まれた領域には、ソース拡散領域12aとドレ イン拡散領域12bとが、それぞれ形成されている。ま た、かかるソース拡散領域12aとドレイン拡散領域1 2 b との間の領域のp型S i 基板10上には、ゲート酸 化膜14aを介してゲート電極13が形成されている。 そして、ゲート電極13の側面には、ゲート電極側壁1 4 bが形成されている。

【0031】ソース拡散領域12a、ドレイン拡散領域 12bおよびゲート電極13の表面には、それぞれ、T iSi2 (C54) 層19が形成されている。そして、こ の上に層間絶縁層20が形成され、さらにアルミニウム (A1) 配線層21およびパッシベーション膜22が形 成されている。ソース拡散領域12aおよびドレイン拡 散領域12bとA1配線層21とは、層間絶縁層20に 形成されたコンタクトホール20aを介して接続され

製造方法について、図2を用いて説明する。

【0033】①まず、p型Si基板10の表面に、素子 分離用の酸化膜11を形成する。

【0034】②続いて、全面に酸化膜を堆積させ、さら に、この酸化膜上に厚さ3000A(オングストロー ム)の多結晶Si膜を堆積させる。そしてフォソグラフ ィー工程により、これらの酸化膜および多結晶Si膜か らそれぞれゲート酸化膜14aおよびゲート電極13を 形成する。

【0035】③次に、全面にSi酸化膜を堆積した後、 全面をエッチバックすることにより、ゲート電極側壁1 4 bを形成する。

【0036】④全面に、ひ素 (As) を50keV、5 ×10<sup>15</sup> c m<sup>-2</sup> でイオン注入し、さらに、窒素 (N<sub>2</sub>) ガス中で1000℃、20秒間のアニールを行ってAs を活性化することによって、n+ 拡散層(ソース拡散層 12a、ドレイン拡散層12b) 12を形成する。この とき、ゲート電極13中にもAsイオンが注入されるの で、このゲート電極13を形成する多結晶Si膜はn+ ドープト多結晶Si膜となる(図2(a)参照)。

【0037】⑤その後、全面に、アルゴン(Ar)を3 0 k e V、1×10<sup>14</sup> c m<sup>-2</sup> でイオン注入することによ り、n+ 拡散層12およびゲート電極13の表面にAr 注入層15を形成する(本発明の「イオン注入工程」に 該当する。以下「」内同じ;同図(b)参照)。

【0038】⑥続いて、全面に、厚さ300Aのチタン (Ti) 膜16を堆積させる(「金属層形成工程」;同 図(c)参照)。

【0039】 ⑦そして、N2 ガス中で700℃、30秒 間のアニールを行うことにより、n+ 拡散層12および 50

ゲート電極13の上面とTi膜16の下面との間に、準 安定な金属シリサイド相であるTiSi2 (C49) の層 17を形成する(「反応工程」;同図(d)参照)。こ のとき、Ti 膜 1 6 のうち、Ti Si2 (C49) 層 1 7 とならなかった部分は、反応しなかったTiと、雰囲気 ガスであるN2 と反応して生成されたTiNとが混在し て、混合層18を形成している。この混合層18は、過 酸化水素水(H2O2)を含有する溶液中での処理によ って選択的に除去される(「金属除去工程」)。

6

【0040】 图850℃、20秒間のアニールを行うこ 10 とにより、TiSi2 (C49) 層17に相転移を生じさ せ、TiSi2 (C54) 層19を形成する (「熱処理工 程」;同図(e)参照)。

【0041】⑨その後、層間絶縁層20、A1配線層2 1、パッシーペーション膜22等を形成し、図1に示し たようなMOSトランジスタを得る。

【0042】次に、このようにして製造したMOSトラ ンジスタの特性について、図3を用いて説明する。

【0043】同図において、(a)は、n+拡散層12 【0032】次に、図1に示したMOSトランジスタの 20 の幅とシート抵抗との関係を示すグラフである。同グラ フからわかるように、従来の製造方法によって製造され たMOSトランジスタは微細化されてn+ 拡散層12の 幅が狭くなるほどシート抵抗が大きくなるのに対し、本 実施例のMOSトランジスタはn+ 拡散層12の幅を狭 くしてもシート抵抗は小さいままである。

> 【0044】これは、本実施例に係わる製造方法によっ て形成された金属シリサイド層 (TiSiz (C54) 層 19)の抵抗が低いためであると思われる。

【0045】また、このように本実施例に係わる製造方 法によって低抵抗の金属シリサイド層を得ることができ る理由は定かではないが、予めArのイオン注入を行っ たことにより(上記工程⑤)、相転移を行わせるための アニール (上記工程®) の際に、上述したような「核」 の発生密度が高くなったためであると考えられる。すな わち、「核」の発生密度が高くなるとTiSi2 (C4 9) からTiSi2 (C54) への相転移が行われ易くな るので、相転移せずにTiSi2 (C49) のまま残る領 域が少なくなり、金属シリサイド層全体としての抵抗が 低減したものと考えるのが妥当である。

【0046】図3(b)は、上述の工程⑤において、A rのイオン注入を行う際のドーズ量を変えたときの(上 記工程⑤では1×10<sup>14</sup> c m<sup>-2</sup>)、n+ / p 接合の逆方 向リーク特性の変化を示すグラフである。同グラフから わかるように、かかるドーズ量を大きくするほど接合部 に導入されるダメージ量が多くなり、接合リークが増大 する。したがって、例えばn+/p接合に3Vの電圧を 印加したときのリーク電流を1nA(ナノ・アンペア) 以下に抑えるためには、ドーズ量は1×10<sup>14</sup> c m<sup>-2</sup>以 下とする必要がある。

【0047】以上説明したように、本実施例に係わる半

導体装置の製造方法によれば、ソース/ドレイン拡散層 やゲート電極の抵抗を低減させた半導体装置、すなわち 動作スピードに優れた半導体装置を製造することができ

【0048】 (実施例2) 次に、本発明に係わる半導体 装置の製造方法の第2の実施例について、図4を用いて 説明する。なお、本実施例も、本発明に係わる半導体装 置の製造方法を用いて図1に示したようなMOSトラン ジスタを製造する場合を例にとって説明する。

成工程の後で行う点で、上述の実施例1と異なる。

【0050】以下、本実施例に係わる半導体装置の製造 方法について、図4を用いて説明する。

【0051】①実施例1と同様にして、p型Si基板1 0の表面に素子分離用の酸化膜11を形成した後、ゲー ト酸化膜14a、ゲート電極13およびゲート電極側壁 14bを形成する。

【0052】②さらに、実施例1と同様にして、n+拡 散層12を形成するとともに、ゲート電極13を形成す る多結晶Si膜に $n^+$ ドープを行う(図4(a)参 20 る多結晶Si膜に $n^+$ ドープを行う。

【0053】③そして、全面に、厚さ300A(オング ストローム)のTi膜16を堆積させる(「金属層形成 工程」;同図(b)参照)。

【0054】④次に、全面にアルゴン(Ar)をドーズ 量1×10<sup>14</sup> c m<sup>-2</sup> でイオン注入することにより、n+ 拡散層12およびゲート電極13の表面にAr注入層1 5を形成する(「イオン注入工程」;同図(c)参 照)。ここで、本実施例の場合は、+ 拡散層12および ゲート電極13の表面とTi膜との界面でピークとなる 30 ようにAェイオンを注入するために、注入エネルギーを 50keVとする。

【0055】⑤続いて、実施例1と同様、N2 ガス中で 700℃、30秒間のアニールを行うことにより、n+ 拡散層12およびゲート電極13とTi膜16のの界面 に、準安定な金属シリサイド相であるTiSi2 (C4) 9) の層17を形成し(「反応工程」;同図(d)参 照)、さらに、このとき形成されたTiとTiNとの混 合層18を、過酸化水素水を含有する溶液中での処理に よって選択的に除去する(「金属除去工程」)。

【0056】⑥その後、850℃、20秒間のアニール を行うことにより、TiSi2 (C49) 層17に相転移 を生じさせ、TiSi2 (C54) 層19を形成する (「熱処理工程」;同図(e)参照)。

【0057】⑦最後に、層間絶縁層20、A1配線層2 1、パッシーペーション膜22等を形成し、図1に示し たようなMOSトランジスタを得る。

【0058】このようにして製造したMOSトランジス 夕も、図3とほぼ同様の特性を得ることができた。

【0059】このように、本実施例に係わる半導体装置 50 が、本発明はこれらの実施例に限定されるものではな

の製造方法によっても、ソース/ドレイン拡散層やゲー ト電極の抵抗を低減させた半導体装置、すなわち動作ス ピードに優れた半導体装置を製造することができる。

【0060】 (実施例3) 次に、本発明に係わる半導体 装置の製造方法の第3の実施例について、図5を用いて 説明する。なお、本実施例も、本発明に係わる半導体装 置の製造方法を用いて図1に示したようなMOSトラン ジスタを製造する場合を例にとって説明する。

【0061】本実施例は、イオン注入工程を、反応工程 【0049】本実施例は、イオン注入工程を、金属層形 10 の後、熱処理工程の前に行う点で、上述の実施例1と異 なる。

> 【0062】以下、本実施例に係わる半導体装置の製造 方法について、図5を用いて説明する。

> 【0063】①実施例1と同様にして、p型Si基板1 0の表面に素子分離用の酸化膜11を形成した後、ゲー ト酸化膜14a、ゲート電極13およびゲート電極側壁 14 bを形成する。

【0064】②さらに、実施例1と同様にして、n+拡 散層12を形成するとともに、ゲート電極13を形成す

【0065】③そして、全面に、厚さ300A(オング ストローム)のTi膜16を堆積させる(「金属層形成 工程」; 図5 (a) 参照)。

【0066】④続いて、実施例1と同様、N2 ガス中で 700℃、30秒間のアニールを行うことにより、n+ 拡散層12およびゲート電極13の上面とTi膜16の 下面との間に、準安定な金属シリサイド相であるTiS i2 (C49) の層17を形成し(「反応工程」)、さら に、TiとTiNとの混合層18を、過酸化水素水を含 有する溶液中での処理によって選択的に除去する(「金 属除去工程」;同図(b)参照)。

【0067】⑤次に、全面にアルゴン(Ar)を30k eV、 $1 \times 10^{14}$  c m<sup>-2</sup> でイオン注入することにより、 TiSi2 (C49) 層17内にAr注入層15を形成す る(「イオン注入工程」;同図(c)参照)。

【0068】⑥その後、850℃、20秒間のアニール を行うことにより、TiSi2 (C49) 層17に相転移 を生じさせ、TiSi2 (C54) 層19を形成する (「熱処理工程」;同図(d)参照)。

【0069】⑦最後に、層間絶縁層20、A1配線層2 1、パッシーペーション膜22等を形成し、図1に示し たようなMOSトランジスタを得る。

【0070】このようにして製造したMOSトランジス タも、図3とほぼ同様の特性を得ることができた。

【0071】このように、本実施例に係わる半導体装置 の製造方法によっても、ソース/ドレイン拡散層やゲー ト電極の抵抗を低減させることができ、したがって動作 スピードに優れた半導体装置を製造することができる。

【0072】以上、本発明の実施例について説明した

く、その要旨を変更しない範囲内で適宜変更して実施で きることはもちろんである。

【0073】例えば、上述の各実施例では、本発明に係 わる半導体装置の製造方法を用いてnチャネルMOSト ランジスタを製造した場合について説明したが、pチャ ネルMOSトランジスタ等であってもよい。すなわち、 本発明は、構造上細い電極を有するS1系の半導体装置 でありさえすれば、どのような半導体装置であっても適 用することができる。

としてチタンシリサイドを使用した場合を例にとって説 明したが、例えばコパルトシリサイド、ニッケルシリサ イド、プラチナシリサイド等の他の金属シリサイドにも

【0075】さらに、上述の各実施例では金属シリサイ ドを形成する領域に予めArイオンを注入することとし たが、この注入イオンはSiOzに注入されたときに導 電性を示さないものでありさえすれば、いかなるイオン でもよい。例えば、このAェイオンに代えて、ヘリウム (He)、キセノン(Xe)、クリプトン(Kr)、ネ 20 オン (Ne)、ラドン (Rn)、窒素 (N)、酸素 (O)、炭素(C)、シリコン(Si)等のイオンを使 用してもよい。ただし、一般にSiへのドーパントとな るアーセン(As)、ポロン(B)、リン(P)、アン チモン (Sb) 等は除く。

【0076】加えて、金属シリサイドの相転移を起こさ せるためのアニールは、パッシベーション膜22の形成 等の他の工程の後に行ってもよい。


【0077】併せて、アニールやイオン注入の各条件が 上述の各実施例で示した値に限定されるものでないこと 30 14 a ゲート酸化膜 も、もちろんである。

[0078]

【発明の効果】以上詳細に説明したように、本発明に係 わる半導体装置の製造方法によれば、微細化された領域 上であっても、低抵抗の金属シリサイドを形成すること ができる。

【0079】特に、本発明をソース/ドレイン拡散層お よびゲート電極に金属シリサイドを有する半導体装置の 製造に適用することにより、動作スピードに優れた半導 体装置を製造することができる。

[図1]



【図面の簡単な説明】

【図1】本発明の1実施例に係わる半導体装置の製造方 法によって製造されたMOSトランジスタの構成を概略 的に示す断面図である。

10

【図2】本発明の1実施例に係わる半導体装置の製造方 法を説明するための工程図である。

【図3】図2に示した製造方法で製造したMOSトラン ジスタの特性を示すものであり、(a) はn+ 拡散層の 幅とシート抵抗との関係を示すグラフ、イオン注入時の 【0074】また、上述の各実施例では金属シリサイド 10 ドーズ量とn+/p接合の逆方向リーク特性との関係を 示すグラフである。

> 【図4】本発明の第2の実施例に係わる半導体装置の製 造方法を説明するための工程図である。

> 【図5】本発明の第2の実施例に係わる半導体装置の製 造方法を説明するための工程図である。

> 【図6】従来の半導体装置の一構成例を概略的に示す断 面図である。

【図7】 (a), (b) ともに従来の半導体装置の一部 を示す斜視図である。

【図8】従来の半導体装置の一構成例を概略的に示す断 面図である。

【符号の説明】

10 p型半導体基板

11 素子分離用酸化膜

12 n+ 拡散層

12a ソース拡散領域

12b ドレイン拡散領域

13 ゲート電極

14 酸化膜

14b ゲート電極側壁

15 Ar注入層

16 Ti膜

17 TiSi2 (C49) 層

18 Ti・TiN混合層


19 TiSi2 (C54) 層

20 層間絶縁層

21 A1配線層


22 パッシペーション膜


【図8】



40

[図2] 【図3】 色 シート極抗(3/ロ) n さ ゴ 8 2 3 拡散層の幅(μm) 的 即加電圧(V) [図5] [図4]






62b

62a

62a



【図7】

